Qual era l'intervallo di aggiornamento della DRAM sui primi microcomputer?

Question

La RAM dinamica è più densa della RAM statica, ma deve essere aggiornata ogni pochi millisecondi per evitare la perdita di dati. Quanti millisecondi, esattamente? Se la risposta è cambiata nel tempo, allora mi interessa cosa c'era sui chip RAM usati negli anni Settanta e Ottanta.

Ciò che ha sollevato la domanda era che avevo l'impressione che alcuni computer usassero il circuito video per fare l'aggiornamento, il che suggerirebbe che fosse sufficiente farlo una volta per frame a 60 Hz, che sarebbe di circa 16 ms, ma secondo http://www.jagregory.com/abrash-black-book/

Ogni chip DRAM nel PC deve essere completamente aggiornato circa una volta ogni quattro millisecondi per garantire l'integrità dei dati archiviati.

4 ms era la cifra tipica per i chip DRAM standard?

Answer 1

4 ms era la cifra tipica per i chip DRAM standard?

A partire solo con chip da 128 kbit e 256 kbit. È stato documentato che molti chip precedenti (16kbit, 32kbit, 64kbit) e alcuni chip 128kbit richiedevano un ciclo di aggiornamento di 2 ms; vedere queste tabelle per i dettagli: 4116 , 4132 , 4164 , 41128 , 41256 .

Il fatto che molti computer utilizzino il circuito video per gestire l'aggiornamento della DRAM non significa che l'aggiornamento sia avvenuto alla stessa velocità dell'aggiornamento del video. Vedi Cos'è l'aggiornamento della DRAM e perché lo strano layout della memoria video di Apple II ne è influenzato? per una descrizione dell'implementazione dell'Apple II. Nell'Ataris a 8 bit, l'aggiornamento della DRAM era gestito da ANTIC, con un contatore dedicato a tale scopo; vedere le domande frequenti su Atari a 8 bit per i dettagli. Reenigne ha scritto un post sul blog in cui spiega l'aggiornamento della DRAM sull'IBM 5150 (che non utilizza i circuiti video).

Answer 2

A proposito di quella cosa del video: i primi chip hanno un aggiornamento a 7 bit, quindi devi accedere a tutte le righe in un frame di 2 ms. È possibile scambiare alcune righe di indirizzo per ottenere più accesso (fisico) alle righe per ciclo.

In un caso estremo, puoi scambiare completamente A0-A6 e A7-A13, quindi per l'accesso lineare ogni byte sarà memorizzato in una riga fisica completamente diversa. Et voilà, hai un "aggiornamento gratuito" in base alla progettazione (e un sacco di mal di testa, perché è molto lento). Quindi è possibile, ma richiede una sorta di compromesso.

Vedi anche: Perché le prime DRAM (es. 4116) hanno un tempo di impostazione dell'indirizzo di colonna negativo?