デカップリングコンデンサのレイアウト経由

Aug 25 2020

ADuM260Nデジタルアイソレータをレイアウトしています。入力（左）電圧レールにも接続されている他のコンポーネントには、いくつかの高周波スイッチング（〜20MHz）があります。デカップリングについてこのスレッドを読みましたが、ビアをICピンに接続するかコンデンサピンに接続するかなど、最適なビアレイアウトについてはコンセンサスが得られていないようです。

オットの電磁両立性工学の接地セクションを読んだ後、2つのポイントがあります：

ループインダクタンスを減らすために、電源/グランドに複数のビアを追加します
同じ方向に電流を流すビア（例：GNDとGND）の間隔を空け、反対方向に電流を流すビア（例：PWRとGND）を近づけることにより、相互インダクタンスを低減します。

これらのポイントから、私の試みたレイアウトは以下のとおりです。

データシートの推奨レイアウトは次のとおりです。

これから、私はいくつかの質問があります：

5VネットのビアをICピンまたはコンデンサピンに接続する必要がありますか？
このようにネットごとに2つのビアを使用すると、EMI / EMCのパフォーマンスが低下する可能性がありますか？
ICの両端のデカップリングコンデンサGNDをICのGNDピンに直接接続するというデータシートの推奨事項は良い考えですか？

ありがとう！

回答

3 Puffafish Aug 25 2020 at 07:54

EMCを見ることは重要です。デカップリングコンデンサの配置は重要であり、ビアの配置はより重要になる可能性があります。それを検討するためによくやった。

一般的なルールは次のとおりです。誘導ループをできるだけ小さくします。

4層のPCBがあるとすると、真ん中の2つの層はGNDプレーンと電源プレーンです。これは、ICの電源ピンとICのGNDピンにビアを配置できることを意味します。これにより、電源とGNDの両方がプレーンに直接接続されます。

次に、コンデンサのGNDと電源ピンをビアに直接接続することもできます。このようにして、ボード上の他の制限に応じて、ICのGNDとPOWERの間の最も適切な場所にコンデンサを配置できます。

あなた自身が述べたように; コンデンサを使用して、電源とグランド間の誘導ループを減らしたいと考えています。これにより、IC（デカップリングするもの）のループが減少するため、理想的には、コンデンサのサイズだけループが減少するため、コンデンサを現在の状態と比較して90回転させる必要があります。コンデンサの寄生インダクタンスはおそらくより大きな影響を与えるため、これによって小さな違いが生じるという議論があります。しかし、少しでも役に立ちます！（物理的に最小のコンデンサを使用することも役立つでしょう）。

あなたの質問に直接答えるには：

ビアをICとコンデンサの両方に接続します
電源とアースに接続するビアが多いほど良い場合もありますが、悪い場合はめったにありません
データシートには、ICの電源ピンとグランドピンの間の誘導ループを（可能な限りしっかりと接続することによって）減らす方法が示されているので、それは良い考えです。

1 analogsystemsrf Aug 25 2020 at 18:50

このICパッケージには、大きな内部金属リードフレームがあります。

バイパスキャップを配置することにより、「囲まれたループ領域」を大幅に減らすことができます。

下

PCBの裏側にあるIC。

キャップがICの中心の下にあり、PCBトレースがキャップから左上のICはんだパッドに向かって走り、もう一方のキャップ端子から左下のICはんだパッドに向かって走っていると想像してください。

これらのPCBトレースはすぐになりUNDER黒エポキシ内部に隠された金属構造体、及びenergy_storageのloop_areaが大きくICへの電荷の供給速度をスピードアップれ、低減されます。