このエミッタフォロワにクリッピングがあるのはなぜですか
クラスAアンプのバッファ段を設計しようとしています（効率が悪いことはわかっています）。
私は単純なエミッタフォロワから始めています。次のステップは、RE抵抗を電流源に置き換えることです。私はそれが正しいことだと読みましたが、その理由を理解したいと思います。
これはこれまでの回路です（電圧がV98とV99または+/- 9Vになるように、この質問でトリックを使用したことに注意してください）：
これは出力です：
信号の下半分にクリッピングがある理由を理解するのに苦労しています。よると、電子2RD版のアート（81ページ、2.2.3.D） ：
電流は一方向にのみ流れます。エミッタフォロワでは、npnトランジスタは（シンクではなく）電流しかソースできないことに注意してください（§2.1.1、ルール4）。たとえば、図2.17に示す負荷回路では、出力はVCCのトランジスタ飽和電圧降下（約+9.9 V）以内にスイングできますが、-5ボルトを超えて負になることはありません。これは、極端な負のスイングでは、トランジスタが完全にオフになるよりも優れているためです。これは、-4.4ボルトの入力（-5 Vの出力、負荷抵抗とエミッタ抵抗によって形成される分周器によって設定）で行われます。入力でさらに負のスイングが発生すると、ベースとエミッタの接合部に逆バイアスが発生しますが、出力はそれ以上変化しません。
RLとREの間の仕切りがわかります。個別に再作成しようとすると、次のようになります。
DCスイープを実行すると、VEを-9Vまでスイングできるはずであることを示す次の結果が得られます。
私は明らかに根本的な何かを見逃しています。
私が理解していないのはなぜだと思います\$V_{BE}\$減少する、言い換えれば、なぜ\$V_E\$ さらに下に行くことはできません。
回答
出力電圧は、トランジスタが電流を減らし、8オームの抵抗Reからの電流を負荷に流すことによってのみ負になります。しかしそうすると、Reを流れる電流は低下します
入力が約-4.5Vの場合、Reの両端は約4.5V、負荷の両端は約-4.5Vになります。その時点で、トランジスタを流れるエミッタ電流はゼロになります。トランジスタ電流はすでにゼロであり、負になることはできないため、ベースをこれ以上負にすることは出力電圧に影響を与えません。これは、クリッピングが表示される場所です。
正の方向では、エミッタが正の電源レールに到達するまでベースがより正になるとトランジスタが電流を増加し続ける可能性があるため、クリッピングは発生しません。
Reを電流源に置き換えると、電圧が徐々に負になってもその電流は同じままですが、トランジスタを流れる電流がゼロになった時点でクリッピングが発生します。
これが発生しないようにするには、電流源が負荷の両端の意図した電圧を維持するのに十分な大きさである必要があります（たとえば、負荷で+/- 8Vを取得する場合、電流源は少なくとも2アンペア= 8 / Reである必要があります）。
正だけでなく負のスイングを実現する通常の方法は、信号を負に駆動するように配置された2番目のトランジスタを追加することです（たとえば、PNPトランジスタエミッタフォロワ）。その場合、Reは必要ありません。
ほとんどの設計では、トランジスタがゼロ入力でわずかに導通するようにバイアスをかけて、いわゆるクラスB出力ステージを作成します（より正確には、クラスABです）。
クラスB / ABには、はるかに効率的であるだけでなく、静止電流が劇的に低いという大きな利点もあります。
あなたが示したように、抵抗負荷出力段の最高の効率は12-15％の範囲ですが、クラスABは最大78％の効率があります。