Perché questa derivazione del segnale di uscita del circuito trigger di Schmitt non è corretta?
Questo è il circuito trigger di Schmitt di riferimento. Utilizzando KVL, \$V_x\$risulta essere \$\frac{R_1}{R_1+R_2}V_o\$. Anche,
$$V_o = A\left( V_x - V_i\right)$$ $$V_o = A\left( \frac{R_1}{R_1+R_2}V_o - V_i\right)$$ $$\left( \frac{R_1}{R_1+R_2} - {1\over A}\right)V_o = V_i$$ $$V_o = \frac{V_i}{\left( \frac{R_1}{R_1+R_2} - {1\over A}\right)}$$
Poiché A è un numero molto grande, \$\frac{1}{A} \to 0\$
$$V_o = \frac{V_i}{\left( \frac{R_1}{R_1+R_2}\right)} = \frac{R_1+R_2}{R_1}V_i$$
Se \$R_1=R_2=1k\Omega, A=2\times 10^5, V_i=2\sin\left( \omega t\right) V, V_{cc}=3V\text{ and }V_{EE}=3V\$, quindi il grafico sarebbe simile a questo (secondo la formulazione sopra),
Una rappresentazione approssimativa dei segnali di ingresso e uscita
In realtà il segnale in uscita è completamente diverso. So come funzionano gli OP-Amp con feedback positivo. Ma sono solo curioso di sapere perché la derivazione di cui sopra non è corretta. In particolare quale passaggio.
Risposte
Punto 1
Il trigger di Schmitt ha isteresi. L'isteresi implica che il circuito abbia memoria . Ricorda l'ultimo stato. Per un sistema con memoria, non puoi scrivere \$V_o = f(V_{in})\$. Dovrebbe essere nel formato \$V_o = f(V_{in}, V_{o, \text{prev}})\$o qualcosa di equivalente. Come indica uno dei commenti menzionati sotto la domanda, non si saprebbe che il sistema ha memoria la prima volta che tentano di risolvere il circuito usando le equazioni. IMHO, In tal caso, la sezione seguente salvaguarderebbe da una conclusione errata.
Punto 2
Anche la tensione di uscita che può saturare è una caratteristica importante poiché impedisce \$V_o\$e \$V_x\$rafforzandosi a vicenda all'infinito. Le tue equazioni non modellano la non linearità di saturazione.
La tua seconda equazione sarebbe stata scritta meglio come
\$ V_o = \min(\max(A(f(V_o) - V_{in}), -V_{max}), V_{max}) \$
Con questa impalcatura per rappresentare la non linearità, ogni ulteriore semplificazione tentata nella questione sarebbe stata evitata.
modificare
In risposta alla domanda di OP di seguito nei commenti.
Analizziamo il caso in cui \$V_{in} = 0\$. La seconda equazione di OP si semplifica in
\$V_o = A(\frac{R_1}{R_1+R_2}V_o - 0)\$.
Trascurando la saturazione e per \$A\frac{R_1}{R_1+R_2} > 1\$, la soluzione a questo sistema è
\$V_o = 0\$o \$V_o = \infty\$(poiché \$0 = A\frac{R_1}{R_1+R_2} \cdot 0\$e \$\infty = A\frac{R_1}{R_1+R_2} \cdot \infty\$).
Ciò significa che, se l'uscita opamp è forzata a 0 e se non c'è rumore (o qualsiasi altra imperfezione) nel sistema, l'uscita rimane lì (la forma d'onda dell'OP mostra anche l'uscita a zero volt per l'ingresso a zero volt).
In un circuito pratico, l'uscita sarà spostata da 0 volt dal rumore. Quindi la domanda è: il sistema rimarrà lì? Il sistema tornerà a zero volt o \$\infty\$volt? La dinamica (evoluzione temporale) del sistema non è modellata dalle equazioni di OP, quindi, non possiamo rispondere a questa domanda attenendoci alle equazioni algebriche in cui il tempo non è modellato. Se si modellasse anche il tempo, penso che avremmo potuto concludere che il punto di equilibrio di 0 volt è instabile e il \$\infty\$equilibrio di volt (o \$V_{max}\$) è stabile e il sistema tenderà a spostarsi verso una situazione di produzione estrema.
In breve, utilizzando l'equazione algebrica di cui sopra, non possiamo analizzare il circuito this quando l'uscita non tocca i valori di saturazione ( \$-V_{max} < V_o < V_{max}\$) poiché un sistema pratico tenderà a spostarsi verso i punti di saturazione e non giacere esattamente sulla soluzione dell'equazione algebrica di cui sopra.
modifica 2
In risposta ai commenti di seguito che chiedono di dimenticare le cose sull'isteresi. Sto tentando di costruire un esempio senza isteresi
Vorrei provare a sottolineare con un'analogia in cui esiste una soluzione algebrica, ma l'output è illimitato. Anche questo sistema analogo ha un feedback positivo. Anch'esso ha un output finito previsto dall'equazione. Ma la produzione è illimitata.
La relazione output-input è data da
\$ \begin{align} \frac{dy(t)}{dt} ={}& x(t) \color{red}{+} y(t)\\ (s-1)Y(s) ={}& X(s)\\ \frac{Y(s)}{X(s)} ={}& \frac{1}{s-1} \end{align} \$
Per qualsiasi segnale sinusoide di ampiezza finita (inclusa la frequenza 0), l'uscita prevista dalla funzione di trasferimento è finita. Ma il sistema avrà un output illimitato. Il guadagno di questo sistema in funzione della frequenza è lo stesso del sistema \$\frac{1}{s+1}\$. Penso che questo esempio sia un bel parallelo al tuo esempio. In questo esempio non è stata utilizzata alcuna isteresi o saturazione.
Hai ipotizzato che ci sia un output stabile e hai calcolato quale dovrebbe essere l'output nel caso in cui l'ipotesi sia corretta. Inoltre hai agganciato il risultato al possibile intervallo di tensione di uscita. Il clipping è ok, ma l'assunzione dell'esistenza di output stabile non lo è, come potrebbero confermare le persone che conoscono la teoria della stabilità del feedback (vedi NOTA1)
Le persone fanno continuamente lo stesso tipo di ragionamento. In realtà l'intera fisica si basa su questo tipo di ragionamento. Il confronto con le misurazioni è il modo per rivelare ipotesi sbagliate.
NOTA1: non è necessario essere un matematico o un ingegnere di livello accademico per essere in grado di chiarire che un output stabile può essere ottenuto solo perché l'intervallo di tensione limitato taglia l'uscita. È sufficiente un'analisi elementare del dominio di Laplace.
Se assumiamo che ci sia una lentezza realistica nell'amplificatore, diciamo una carica RC e il guadagno è finito, forse grande, ma finito possiamo trovare la funzione di trasferimento per l'intero circuito. La lentezza impedisce cambiamenti infinitamente veloci in modo da poter seguire ciò che fa il circuito.
Possiamo sostituire l'amplificazione ideale A con G / (1 + sRC) che è la funzione di trasferimento dell'integratore RC tamponato. G è il guadagno CC dell'amplificatore.
Semplifichiamo anche la formula sostituendo R1 / (R1 + R2) con un unico simbolo B. È il nostro fattore di attenuazione del feedback che è compreso tra 0 e 1.
Il guadagno del dominio s del sistema è Vo / Vi = 1 / (B- (1 + sRC) / G)
Ovviamente l'uscita rimane zero se l'ingresso è zero e non c'è rumore. Ma c'è sempre un po 'di rumore. Possiamo trovare quali frequenze del dominio s iniziano a risuonare nel sistema dal minimo impulso di rumore calcolando quali valori di s rendono infinito il denominatore (= trova i poli della funzione di trasferimento). Risolviamo s dall'equazione (B- (1 + sRC) / G) = 0
Il risultato è s = (GB-1) / RC
La matematica della trasformazione di Laplace dice che l'uscita da un minimo impulso di rumore è proporzionale a una tensione esponenziale exp (t / T) con costante di tempo T = RC / (GB-1). Questa T è positiva non appena GB è maggiore di 1. Costante di tempo positiva significa crescita illimitata che in pratica viene interrotta solo dal range limitato della tensione di uscita. T negativo (cioè GB <1) significa che lo squillo nel loop decade e l'uscita si stabilizza al valore che può essere calcolato con la formula originale per Vo. Ma per un'uscita stabile A deve essere inferiore a quanto si attenua il partitore di tensione di feedback.
Perché sembra un'onda sinusoidale troncata amplificata per il comparatore isterico che utilizza un amplificatore operazionale?
I limiti GBW negli amplificatori operazionali rendono i comparatori ad alta velocità scadenti poiché ad anello aperto sono solo integratori con un punto di interruzione LPF vicino a 10Hz o giù di lì.
Il tempo di salita è normalmente limitato dalla corrente di uscita in un carico standard di 30pF. Ma in questo caso il tempo di salita è limitato dal tetto di compensazione interno. Così
Se il guadagno CC è Av = 2e5 e GBW = 4e5, il guadagno CA è solo.
Av (f) <~ 2 stimato dalle tue onde
Quindi il tempo di salita, Tr è misurato del 10 ~ 90% ef del punto -3dB quindi f = 0,35 Ottieni Tr = 0,35 / f @ -3dB
Proprio come la tua uscita.
Tutta l'isteresi è corretta.
Nel frattempo il feedback positivo funziona come previsto.
Suggerimento
utilizzare una porta logica o un comparatore a collettore aperto con pullup 1k e Rf = 100k E Rin è il rapporto se isteresi. Quindi aspettati tempi di caduta rapidi ma un aumento lento con carichi xx pF.
utilizzare un trigger CMOS Schmitt progettato per isteresi 1/3
Circuito con isteresi
Per prima cosa, commenterò le proprietà di memoria di questo circuito con l'isteresi. Sì, ha memoria ... e può agire sia come trigger di Schmitt che come latch RS .
Trigger di Schmitt. In queste applicazioni, la tensione di ingresso varia in modo uniforme in entrambe le direzioni. Il circuito si comporta come un latch forzato dalla tensione di ingresso a rimanere in uno dei suoi due stati. Approfittiamo delle transizioni brusche e dell'isteresi per ridurre varie interferenze.
Fermo. In queste applicazioni, alterniamo il circuito con isteresi in uno stato o nell'altro tramite impulsi bipolari (cambiando per un momento la tensione di ingresso sopra / sotto la soglia positiva / negativa e poi riportandola a zero). La tensione di ingresso ha tre livelli: Vin> + Vth (R), Vin <-Vth (S) e Vin = 0 (neutro). Per fare in modo che questo latch si comporti di nuovo come un trigger, non tornare a zero. Questa idea può essere implementata collegando l'ingresso invertente tramite un resistore a terra. Il latch può essere attivato / disattivato toccando per un momento l'ingresso su VCC o -VEE.
Più in generale, possiamo controllare un circuito con isteresi in due modi diversi: cambiando il segnale di ingresso fuori dal loop di isteresi "senza restituirlo" (trigger di Schmitt) e "con ritorno" (latch) all'interno del loop (di solito, in la metà).
Chiusura RS
Quindi vediamo se possiamo convertire un latch in un trigger di Schmitt.
Latch RS con porte logiche a 2 ingressi. Il problema di questa implementazione è nei suoi input unidirezionali . La tensione di uscita del feedback positivo e la tensione di ingresso sono collegate da una funzione logica (NAND o NOR) ma non da una funzione aritmetica (somma) come nel caso del trigger di Schmitt. Questo è il motivo per cui, una volta attivato il latch su alcuni dei suoi ingressi, non possiamo ripristinarlo con lo stesso ingresso (ha perso la sua funzione di controllo); possiamo farlo dall'altro input.
Latch RS con porte logiche a 1 ingresso. Non esiste un problema di questo tipo se il latch è implementato da porte a 1 ingresso (inverter) poiché hanno ingressi a 2 vie . Un tipico esempio è la cella RAM i cui ingressi / uscite possono essere controllati in entrambe le direzioni.
In conclusione, sembra che si possa parlare dell'uso dell'isteresi solo nei dispositivi con un ingresso (trigger di Schmitt o latch a 1 ingresso).