เหตุใด PMOS ใน NAND gate ใน Parallel และ NMOS Series

เหตุใด PMOS จึงเป็นแบบขนานและ NMOS จึงเป็นอนุกรม
คำตอบ
การออกแบบ Static CMOS ขึ้นอยู่กับพฤติกรรมเสริมของอุปกรณ์ NMOS และ PMOS
ลองดูว่าอะไรจะทำให้ส่วนบน "เปิด" - A คือ 0 หรือ B คือ 0 นี่ทำอะไร? ทำให้ผลผลิตสูง
เนื่องจากส่วนล่างอยู่ในอนุกรมสำหรับเส้นทางที่จะมีอยู่ไปยังกราวด์ A และ B จะต้องเป็น 1 (NMOS - ดังนั้น "แอคทีฟสูง") สิ่งนี้ทำอะไร? ทำให้เอาต์พุตเป็น 0
รวมชุดเหล่านี้เข้าด้วยกัน:
A B | NAND(A,B)
--------------
0 0 | 1
0 1 | 1
1 0 | 1
1 1 | 0
คุณเห็นไหมว่าส่วนที่เอาท์พุทเป็น 1 มีลักษณะเป็น A หรือ B ปกคลุมและชุดค่าผสมที่เป็น 0 ถูกปิดด้วยครึ่งล่างหรือไม่?
ทาดา! นั่นคือการออกแบบ CMOS แบบคงที่โรงเรียนเก่า!
คุณไม่เข้าใจหรือไม่ว่าถ้า A และ B เป็น HI (เช่นจริง) แล้ว Out ไม่ใช่ HI ในแง่ที่ NMOS ทั้งสองจะดำเนินการและเชื่อมต่อ OUT เป็น 0?
งานของ NMOS คือการดึง LO งาน PMOS คือการดึง HI ดังนั้น PMOS และ NMOS จะต้องทำสิ่งที่ตรงกันข้ามกันเสมอ PMOS ตอบสนองต่อระดับตรรกะที่ตรงกันข้ามของ NMOS ดังนั้น PMOS จึงถูกจัดให้เป็น "คำชม" ของ NMOS
"คำชมเชย" เป็นการจัดเรียงที่ทำสิ่งเดียวกัน แต่ดำเนินการกับอินพุตกลับด้าน คุณเปลี่ยนหรือ <-> NOR และกลับอินพุตเพื่อรับคำชม การเปลี่ยนจาก NMOS เป็น PMOS จะดูแลอินพุตกลับด้านโดยอัตโนมัติเนื่องจากเป็นลักษณะของ PMOS และ NMOS ดังนั้นสิ่งที่คุณต้องทำคือเปลี่ยนการเชื่อมต่อแบบอนุกรมของ NMOS เป็นแบบขนานสำหรับ PMOS ซึ่งเหมือนกับการเปลี่ยน AND เป็น หรือ.
และเชื่อมต่อแบบอนุกรมเนื่องจาก NMOS 1 และ NMOS 2 ต้องดำเนินการเชื่อมต่อเอาต์พุตกับรางแรงดันไฟฟ้าเพื่อขับเคลื่อนเอาต์พุต
หรือเชื่อมต่อแบบขนานเนื่องจากมีเพียง PMOS 1 หรือ PMOS 2 เท่านั้นที่ต้องดำเนินการเพื่อเชื่อมต่อเอาต์พุตกับรางแรงดันไฟฟ้าเพื่อขับเคลื่อน