ออกแบบวงจร ADC ที่มีความแม่นยำสูง (ตัวอย่างของ ADC LTC2348 ที่แตกต่างกันสำหรับสัญญาณ PSD)
บริบท:ฉันจะส่งคณะกรรมการเพื่อการผลิตซึ่งรวมถึง LTC2348 สำหรับการซื้อมีความแม่นยำสูงของเอาท์พุทอะนาล็อก 3 (เดียวจบ) ของหน้า PSD สัญญาณ 3 ตัวคือ Xdiff (สัดส่วนกับ X displacement, +/- 10V), Ydiff (เหมือนกันสำหรับ Y), Sum (0-10V, บรรทัดฐานที่ลดขนาดของเวกเตอร์ [Xdiff, Ydiff]) (แบนด์วิดท์ 100Hz) ดังนั้น พวกเขาจะต้องได้รับในเวลาเดียวกัน ฉันตั้งเป้าหมายที่ความแม่นยำ 300uV สูงสุดในแต่ละช่องดังนั้นฉันต้องระวังใช่ไหม?
คุณสามารถตรวจสอบรายละเอียดการออกแบบด้านล่างและบอกสิ่งที่ควรปรับปรุงได้หรือไม่? ฉันมีข้อสงสัยเกี่ยวกับการต่อสายดินโดยเฉพาะ
การปรับสภาพสัญญาณ: PCB ของฉันมีตัวเชื่อมต่อ SMA 3 ตัวแต่ละตัวมีตัวกรอง RC ลำดับแรกแบบพาสซีฟ (R คืออิมพีแดนซ์เอาต์พุตส่วนหน้า PSD) ขนาดสำหรับการตัด 1.5kHz ที่อ้างอิงกับกราวด์อะนาล็อกในเครื่องและเอาต์พุตของตัวกรองจะถูกบัฟเฟอร์โดยต่ำ opamp ที่มีความแม่นยำของแรงดันไฟฟ้าชดเชยในการกำหนดค่าแบบไม่กลับด้านที่ได้รับเอกภาพพร้อมการชดเชยกระแสไบแอส ฉันไม่พบข้อมูลจำเพาะเหล่านี้มากมายที่สามารถรองรับ 600Ohm ที่ 10V จากแหล่งจ่ายไฟ +/- 15V (ไม่แน่ใจว่าทั้งหมดนี้จะใช้งานได้จริงเนื่องจาก 16mA ไม่อยู่ในกราฟ Vdropout แต่การคาดการณ์ดูเหมือนจะบอกว่าทำได้? ). ไม่แน่ใจว่าฉันควรเพิ่มฝา 220nF อีกตัวบนตัวต้านทานแบบป้อนกลับหรือไม่
การได้มา:จากนั้นเอาต์พุตของบัฟเฟอร์จะไปที่อินพุตของ ADC สองขั้วที่แตกต่างกันอย่างแท้จริง - ที่นี่คือLTC2348-16 - โดยเกี่ยวกับกราวด์อะนาล็อกอีกครั้ง
โครงร่างสายดิน:ทั้งบัฟเฟอร์และ ADC มาพร้อมกับ +/- 15V สำหรับกราวด์อนาล็อก ฉันตรวจสอบแล้วและโดยปกติ PSU ทั้งหมดของระบบจะแยกออกจากกันดังนั้นพื้นอนาล็อกควรอยู่ตรงกลางของพื้นที่ที่เชื่อมต่อกันหลาย ๆ จุดโดยไม่มีลูป:
เค้าโครง:ฉันได้กำหนดเส้นทางสัญญาณทั้งหมด (รวมถึงพื้นที่) เพื่อให้แน่ใจว่าฉันมีเส้นทางที่สั้นที่สุดและขนานกันน้อยที่สุดระหว่างสัญญาณส่งกลับใกล้เคียงกับสัญญาณจากนั้นเพิ่มระนาบพื้นแอนะล็อก 2 ระนาบทั้งด้านบน / ด้านล่าง นี่คือบทสรุปพร้อมภาพรวมของเครื่องบินและสัญญาณสำคัญบางอย่างที่ไฮไลต์เป็นสีน้ำเงินโดยไม่มีเครื่องบิน:
สำหรับการควบคุมจริงจาก uC ฉันจะเริ่มการแปลง (ที่ความถี่ 600Hz) โดยส่งพัลส์ 1us บนสาย CNV จากนั้นฉันจะรอให้ BUSY ต่ำและในที่สุดฉันจะเริ่มการถ่ายโอน SPI มาตรฐาน จนกว่าฉันจะรวบรวม 3 แพ็คเก็ตแรก อุปกรณ์นี้เป็นอุปกรณ์เดียวในสาย SPI
คำถาม:
- มีอะไรผิดพลาดที่ฉันควรเปลี่ยนไม่ว่าจะเป็นในแผนผังหรือเค้าโครง? ทั้งนี้เพื่อให้แน่ใจว่าบอร์ดเป็นไปตามข้อกำหนด
- ฉันไม่ได้คิดถึงแนวทางปฏิบัติที่ดีอะไรอีกบ้าง? นี่คือการปรับปรุงความเข้าใจของฉันเกี่ยวกับวงจรอนาล็อก
ฉันได้ลองใช้สถาปัตยกรรมอินพุตไบโพลาร์ที่แท้จริงของ ADC แล้ว อีกทางเลือกหนึ่งก็คือแนะนำให้ใช้LTC1469เป็นวิธีในการแปลงจาก single ended เป็น Differential หากคุณคิดว่ามันดีกว่ามาก แต่ฉันไม่เห็นว่าทำไมมันถึงเพิ่มความแม่นยำที่นี่ (และการกรองตามที่อธิบายไว้จะทำได้ไม่ดีกับ 600Ohm ริน).
มิฉะนั้นสำหรับสถาปัตยกรรมเดียวกัน LT1468 อาจจัดการโหลดได้ดีขึ้นทั้งๆที่โดยรวมแย่ลง?
คำตอบ
มีอะไรผิดพลาดที่ฉันควรเปลี่ยนไม่ว่าจะเป็นในแผนผังหรือเค้าโครง? ทั้งนี้เพื่อให้แน่ใจว่าบอร์ดเป็นไปตามข้อกำหนด
ฉันมองไม่เห็นเซ็นเซอร์และอาจไม่แสดงแผนผังการป้องกันทั้งหมด แต่การผูกโล่เข้ากับอินพุต ADC นั้นผิดปกติเล็กน้อย โดยทั่วไปโล่จะใช้เพื่อปัดกระแสลงกราวด์และห่างจากสัญญาณอะนาล็อกที่ละเอียดอ่อน ฉันคิดว่าการผูกโล่เข้ากับอินพุตอะนาล็อกเชิงลบของ ADC คือความพยายามในการลบ ด้วยตัวกรองเฉพาะในการลบโหมดทั่วไปด้านสัญญาณ
การเชื่อมต่อสนามไฟฟ้าใด ๆ ที่เข้ากับโล่ควรถูกปัดลงสู่พื้นหาก ESD กระทบกับโล่มีโอกาสเล็กน้อยที่จะส่งไปยัง ADC ซึ่งไม่ดีสำหรับ ADC มันจะดีกว่าถ้าผูกโล่กับกราวด์และสร้างทางเดินอิมพีแดนซ์ต่ำสุดสำหรับโล่กับกราวด์ (เว้นแต่คุณจะมีแรงดันอ้างอิงบนโล่ซึ่งจาก PCB ฉันจะคาดเดาคำตอบคือไม่)
การออกแบบที่ประสบความสำเร็จจะส่งผลให้เห็นภาพและการจัดการการต่อสายดินและกระแสกลับ กราวด์ไม่เคยเป็นศูนย์โวลต์นั่นคือแนวคิดที่จำเป็นเมื่อเข้าใกล้ระดับ uV สายอยู่ในช่วงความต้านทาน100mΩถึง10mΩ สมมติว่าคุณมีระบบสายดินที่100mΩและคุณมีโหลดสวิตชิ่งที่ 3mV \$ V = IR \$ดังนั้น\$ 3mA*100m\Omega = 300uV\$
โหลดสวิตช์มากกว่า 3mA จะเห็นได้โดยไม่ต้องต่อสายดินที่ดี
หรือ\$ 3mA*10m\Omega = 30uV\$
ดังนั้นการลดความต้านทานของระบบสายดิน (ตัวเชื่อมต่อสายเคเบิล) จะลดสัญญาณรบกวนแรงดันไฟฟ้าโหมดทั่วไปโดยการสลับโหลด
ระบบอะนาล็อกที่มีความสุขในช่วงมิลลิโวลต์ย่อยคือระบบที่มีการสลับโหลดเพียงเล็กน้อยหรือไม่มีเลยบนระบบกราวด์ของระบบย่อยอนาล็อก นอกจากนี้ยังหมายถึงการวางหน่วยงานกำกับดูแลและการอ้างอิงโดยเฉพาะอย่างยิ่งใกล้กับ ADC (พวกเขาจะควบคุมแรงดันไฟฟ้าให้เป็นขากราวด์ของพวกเขาดังนั้นแม้ว่าคุณจะมีสายดินที่เปลี่ยนเกียร์ แต่ก็จะไม่ทำให้เกิดปัญหาหาก ADC และการอ้างอิงแรงดันไฟฟ้าเห็น)
เท่าที่การต่อลงดินคุณมีกราวด์ลูปหากสายดิจิตอลที่ใช้งานโดยตรงจาก ADC ไปยังโปรเซสเซอร์มันจะดีกว่าถ้าคุณใช้ตัวแยกสัญญาณดิจิทัลหากเป็นไปได้ระหว่างสองส่วนโดยเฉพาะอย่างยิ่งหากบอร์ดมอเตอร์มีโหลดที่เปลี่ยนแปลง ( ซึ่งโปรเซสเซอร์เป็นโหลดที่เปลี่ยนแปลงในตัวของมันเอง) หากจุดดินเป็นเพียงระหว่างสองแผงที่จุดที่คุณได้แสดงให้เห็นความแตกต่างที่อาจเกิดขึ้นในแรงดันไฟฟ้าของระบบพื้นดินจะมีผลในปัจจุบัน ดังนั้นควรแยก และด้วยการแยกตรวจสอบให้แน่ใจว่าตัวควบคุมแรงดันไฟฟ้าสำหรับรางอยู่ติดกับ ADC ด้วย หากคุณขับระบบย่อยอะนาล็อกจากแหล่งจ่ายไฟให้ตรวจสอบการกระเพื่อมของแหล่งจ่ายไฟและผลกระทบที่จะส่งผลต่อระบบย่อยอนาล็อกควรใช้ตัวควบคุมแรงดันไฟฟ้าเพื่อดูแลการกระเพื่อมหรือเสียงรบกวนจากแหล่งจ่ายไฟ PSRR ของ opamps (และ ADC) จะกำหนดว่าเสียงรบกวนของแหล่งจ่ายไฟเข้าสู่สัญญาณมากเพียงใด
หากคุณต้องการทำได้ดีกว่า 300uV ตรวจสอบให้แน่ใจว่าระนาบกราวด์ไม่มีกระแสไหลผ่านส่วนอนาล็อก (เช่นเส้นสีน้ำเงิน) ตรวจสอบให้แน่ใจว่ากระแสน้ำจากโล่กลับสู่พื้น เมื่อฉันบอกว่าให้โซนนี้ปราศจากกระแสย้อนกลับอย่าให้มีโหลดใด ๆ ที่จะส่งกระแสย้อนกลับผ่านส่วน ADC (กระแสจะกระจายออกไปที่ระนาบพื้นจากนั้นตามเส้นทางของอิมพีแดนซ์ต่ำสุด (ความต้านทานที่ DC) กลับไปที่แหล่งที่มา (แหล่งจ่ายไฟ) ตัวอย่างเช่นสมมติว่าทาง C35 ทิ้งกระแสที่เปลี่ยนแปลงตั้งแต่ 10mA ขึ้นไปและอินพุตของแหล่งจ่ายไฟอยู่ที่ J19 กระแส 10mA จะไหลไปทาง J19 และหมุดกราวด์ (และหมุดกราวด์แคป) จะเห็นพื้นที่ของพวกเขาเลื่อนขึ้นและลงซึ่งไม่เป็นที่พึงปรารถนา
หากเซ็นเซอร์ของคุณต่อสายดินจะทำให้เกิดปัญหาและกราวด์ลูป (ไม่ว่า SMA_CHx จะเชื่อมต่อกับอะไรก็ตาม
นอกเหนือจากนั้นฉันไม่สามารถแสดงความคิดเห็นได้มากนักหากไม่ได้เห็นการออกแบบเพิ่มเติม
หากช่วงความถี่ของระบบย่อยอะนาล็อกของคุณคือ DC ถึง 600Hz ดังนั้นให้ใส่ low pass filter บน ADC ที่หรือใกล้ 600Hz ฟิลเตอร์ลดเสียงรบกวนและเพิ่มฝาปิดให้กับการออกแบบได้ง่ายกว่าการกรองแบบดิจิทัล
ถ้าไม่มีอย่างอื่นอย่างน้อยก็ขับทั้งอินพุตของ ADC
สิ่งนี้ทำให้ ADC 6dB มีไดนามิกเรนจ์มากขึ้นในการทำงานเนื่องจากเห็นระดับสองเท่า
คุณเพียงแค่ต้องเพิ่มอินเวอร์เตอร์ (opamp) ให้กับเอาต์พุต ADC_CHn + ที่มีอยู่ของคุณ
ใช้ครึ่งหนึ่งของ opamp คู่สำหรับวงจร + และอีกครึ่งหนึ่งสำหรับรุ่นกลับหัว
จำลองวงจรนี้ - แผนผังที่สร้างขึ้นโดยใช้CircuitLab