Problem z napędem MOSFET
Mam ten 16-pinowy pakiet sterownika MOSFET IC 16
Specyfikacja - maksymalne napięcie spustu 16 V. Maksymalny prąd spustowy 7,5A
EDYTOWAĆ:
Schemat:
Podaję zewnętrzne wejście 5 V do bramki MOSFET (na pinie 1) z tego zasilacza 30 V 3 A / 6 A - Arkusz danych zasilacza
Czyli daję 5V na bramkę z zasilacza i 16V na odpływ MOSFETA (TAB = Vcc) z innego podobnego zasilacza. Podłączyłem obciążenie 7,5 A między pinami wyjściowymi układu scalonego (piny 9-16) do masy. (Używane obciążenie elektroniczne - prąd stały)
Włączam i wyłączam napięcie bramki do MOSFET-u. Ale kiedy wyłączam wejście 5 V na MOSFET, otrzymuję takie napięcia (obserwując dziwne zachowanie przełączania podczas opadania):
Jeśli napięcie spustu Vcc = 16 V.
Jeśli jednak obniżę napięcie drenu do Vcc = 9V
Rozumiem to
Nie jestem w stanie zrozumieć, dlaczego takie zachowanie występuje, gdy daję układowi scalonemu High Vcc.
Następnie, aby sprawdzić czas opadania zasilacza (kanał który był podłączony do bramki włączającej układu scalonego)
Czas jesieni był bardzo długi. Jak w kolejności 50 ms.
Następnie podałem wejście do bramki układu scalonego za pomocą generatora funkcji AFG1062 .
Sprawdziłem czas upadku FG. To było około 1 ms.
Więc teraz dałem wejście bramki za pomocą samego FG i ustawiłem napięcie spustu Vcc na 16V za pomocą innego zasilacza.
Teraz nie otrzymuję dziwnego zachowania podczas przełączania podczas wyłączania bramy.
Moje pytania :
Dlaczego podczas upadku zachowywałem się tak dziwnie, gdy korzystałem z zasilacza zamiast FG? Pomyślałem, że mogę rozwiązać problem, jeśli zapewnię niskie czasy spadku na wejściu bramki układu scalonego. Ale co się stanie, jeśli podam czas upadku tak wysoki, rzędu 50 ms? Próbowałem sprawdzić czas opadania lub parametr spadku napięcia w instrukcji zasilacza, ale nie mogłem go znaleźć. Czy ktoś może mi wyjaśnić, dlaczego tak się dzieje i jak rozumieć to zachowanie? Czego mam tutaj szukać?
Dlaczego to dziwne zachowanie występowało tylko przy Vcc = 16 V, a nie przy Vcc = 9 V?
Dlaczego zasilacze mają dłuższy czas narastania i opadania w porównaniu do FG? Co właściwie decyduje o wartości czasu narastania i opadania w elektronice ogólnej?
Proszę, pomóż mi wyjaśnić moje wątpliwości.
Odpowiedzi
Generalnie zasilacze mają duży kondensator do filtrowania kolców pochodzących z jego obwodów przełączających, których FG nie ma. Wewnętrznie FG będzie działał jak obwód przeciwsobny, który zmusza napięcie wejściowe do osiągnięcia poziomu masy. Następnie, jeśli używasz uC, upewnij się, że wybrałeś pin GPIO do funkcji „push-pull”.
Z arkusza danych:
Urządzenie to jednokanałowy głośnik wysokotonowy wyprodukowany przy użyciu zastrzeżonej technologii VIPower® M0-7 firmy ST i umieszczony w pakiecie PowerSSO-16.
Piny 9, 10, 11 i 12 są wewnętrznie połączone; Piny 13, 14, 15 i 16 są wewnętrznie połączone; Wszystkie piny wyjściowe muszą być połączone razem na PCB.
Gdyby to był jeden tranzystor MOSFET, wszystkie byłyby wewnętrznie połączone. Podejrzewam, że to dwa MOSFET-y równolegle i jak to wyłączyłeś, jeden odpalił przed drugim powodując pasożytnicze oscylacje z powodu nieco innych \$V_{GS}\$.
Równoległe przetworniki wysokociśnieniowe VIPower® dotarły do 7. generacji inteligentnych sterowników mocy (wewnętrznie nazywanych M0-7).
8.4 Paralelowanie wyjść
Paralelowanie wyjść (w ramach jednego urządzenia) jest zwykle rozważane, gdy potrzebna jest wyższa wydajność prądowa.
Znowu to tylko spekulacje z mojej strony. Ale to wyjaśnia dzwonienie, które widzisz. Aby wyjaśnić, dlaczego występuje tylko przy 16 V, a nie przy 9 V. 16 V miałoby większe dv / dt niż 9 V.
Należy zauważyć, że energia oscylacji pasożytniczych pochodzi z odpływu, a nie z wrota. Gwałtowna zmiana napięcia źródła drenu podczas przejściowego przełączania indukuje prąd z drenu przez odwrotną pojemność przenoszenia do obwodu bramki. Jeśli wartość dv / dt jest wystarczająco wysoka, wielkość prądu wprowadzanego do bramki może być wystarczająca do wytworzenia napięcia na impedancjach bramki (równoważna rezystancja bramki w tranzystorze MOSFET, przewody łączące w pakiecie, indukcyjności błądzące w obwodzie i bramka odporność). Może to spowodować, że jeden z tranzystorów MOSFET będzie w pełni wzmocniony (sam się włączy), powodując nagłą nierównowagę w podziale prądu, a także w napięciu drenu na matrycy każdego tranzystora MOSFET.
FG i zasilacz nie pełnią tej samej funkcji. FG są przeznaczone do małych obciążeń i dlatego mają ostre przejścia. Zasilacze napędzają obciążenia i ostre krawędzie powodują zakłócenia elektromagnetyczne, dlatego kondensatory i cewki są używane do złagodzenia przejść krawędzi.
Masz 2 100nF i 2 1 \$\mu\$F szeregowo. To sprawia, że ich efektywna pojemność wynosi 50nF i 0,5 \$\mu\$F. Czy tego chcesz? Arkusz danych pokazuje 100nF.
Arkusz danych pokazuje \$D_{ld}\$pomiędzy \$V_{CC}\$i GND, którego nie widzę na twoim schemacie. W arkuszu danych nie ma informacji o tej diodzie.
Od AN1596 - NOTA APLIKACYJNA VIPower: WYSOKIE KIEROWNICE DO SAMOCHODÓW
Ochrona przed skokami energii i zrzutami obciążenia
dzieje się tak, gdy akumulator jest odłączony podczas ładowania przez alternator. Skok napięcia może trwać około ½ sekundy i ma charakter wysokoenergetyczny ze względu na niską impedancję źródła alternatora. W przypadku braku scentralizowanego obwodu zaciskowego lub gdy nie są stosowane urządzenia zgodne z normą ISO7637, do zaciśnięcia akumulatora o napięciu przejściowym konieczna jest zewnętrzna dioda Zenera Dld (patrz rysunek 7). Dzieje się tak, ponieważ wewnętrzna ochrona przed zrzutem obciążenia wymagałaby większego rozmiaru matrycy i - co za tym idzie - wyższych kosztów niż zastosowanie zabezpieczenia na poziomie modułu.
Teraz źródłem nie jest akumulator a obciążenie nie jest indukcyjne, ale idziesz z 7,5A do 0. Nie mam pojęcia, jaki wpływ miałoby to na zasilacz, ale nie \$D_{ld}\$ nie zapewnia żadnej ochrony i może być częścią twojego problemu.