무어의 법칙 은 인텔 공동 설립자 인 고든 무어가 1965 년에 한 관찰에서 비롯 됩니다. 1 인치 (2.5cm) 실리콘 칩 의 트랜지스터 수는 2 년마다 두 배로 증가하는 경향이 있습니다. 그렇게되어야한다고 규정하는 보편적 인 법은 없지만, 인텔과 같은 기술 회사는 무어의 법칙에 보조를 맞추기 위해 연구 개발에 수많은 시간과 수십억 달러를 투자했습니다.
그러나 인텔의 전략은 전력을 높이기 위해 구성 요소를 더 작은 규모로 축소하는 방법을 찾는 것 이상입니다. 회사는 틱톡 전략이라고 부르는 것을 가지고 있습니다. 두 단계로 칩 기술을 개발합니다. 틱 단계는 작은 크기로 요소를 축소 할 수있는 방법을 찾는 포함한다. 톡 위상 증가 효율에 가장 효과적인 구성에서 수축 요소 배치에 대해 모두이다.
Intel의 Sandy Bridge 칩은 Tock 기술의 한 예입니다. 코드 명 Nehalem 이라는 이전의 tock 칩 은 데이터 멀티 스레딩, 루핑 및 분기를 허용하는 방식으로 45 나노 트랜지스터를 배열하여 이전의 45 나노 펜린 마이크로 프로세서보다 더 강력한 프로세서가되었습니다.
Nehalem 이후 다음 단계 인 Westmere 마이크로 프로세서 제품군이 등장했습니다. Nehalem 칩 제품군과 동일한 구성을 갖지만 Intel은 Westmere의 구성 요소를 32 나노 미터로 설계했습니다. Westmere를 따라 가면 Sandy Bridge가 있습니다.
Sandy Bridge 칩 제품군은 인텔의 트릭 가방에 몇 가지 새로운 기능을 도입합니다. 가장 많이 논의 된 것 중 하나는 마이크로 프로세서의 일부를 그래픽 처리 처리에 전념하기로 한 인텔의 결정입니다.이 작업은 종종 전용 그래픽 프로세서에서 처리합니다. 인텔이 그래픽 처리 장치 (GPU)를 생산하는 회사 전체에 경고 사격을 가하고 있다고 생각할 수 있습니다.
Sandy Bridge에 대해 자세히 알아보기 전에이 믿을 수 없을 정도로 작은 규모에서 어떻게 작동하는지 이해하는 것이 중요합니다.
